積體電路實體設計演算法
|
課程名稱 |
積體電路實體設計演算法 |
3學分 3小時 |
|
英文課程名稱 |
Issues Related to Manufacturing and Reliability |
|
|
中文課程概要 |
介紹VLSI設計流程及技術地圖 基本演算法 分割 平面規劃 擺置、繞線(整體繞線、細部繞線) 時脈及電線/接地繞線 壓縮佈置後最佳化 時序建模及最佳化 訊號/電源完整性 其它和製作及可靠度有關之議題 |
|
|
英文課程概要 |
Design Flow of VLSI and Technology Roadmap Basic Algorithms Partition Floorplanning Placement and Routing (Global Routing, Detail Routing) Interconnection of Clock and Power/Ground Optimization for post-processing Modeling and Optimization of Timing Signal Integrity |
|